# PATENT ABSTRACTS OF JAPAN

(11) Publication number :

63-290413

(43) Date of publication of application: 28.11.1988

(51) Int. CI.

H03M 1/66 G06F 15/31 G06F 15/66 G06J 1/00

(21) Application number : 62-126208

(71) Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22) Date of filing: 22.05.1987

(72) Inventor: AONO KUNITOSHI


# (54) DIGITAL SIGNAL PROCESSING CIRCUIT

(57) Abstract:

PURPOSE: To reduce the circuit scale and the arithmetic speed by using a bit signal of a prescribed multiple factor so as to switch an output current of a prescribed current mirror circuit respectively and obtaining its total sum.

CONSTITUTION: Let an output current of a D/A converter 10 be A(Xi), output currents of current mirror circuits 11, 12, 13, 14 are respectively A(Xi), 2A(Xi), 4A(Xi) and 8A(Xi). Transistor (TR) pairs 36 and 37, 38 and 39, 40 and 41, and 42 and 43 constitute switching 15, 16, 17, 18 respectively to switch the output current of the circuits 11, 12, 13, 14. The circuits 15, 16, 17, 18 are switched by using digital signals Y0, Y1, Y2 and Y3 at a reference voltage VB respectively and the final analog output current P is expressed in an equation. That is, the digital signal Xi is converted into the analog signal A(Xi) and a signal being the amplification of Yi time is outputted.





### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

# @ 公 開 特 許 公 報 (A)

昭63-290413

@Int Cl.4

識別記号

庁内整理番号

@公開 昭和63年(1988)11月28日

H 03 M 1/66 15/31 G 06 F 15/66 A - 6832 - 5 J

-7056-5B 8419-5B

F-6711-5B 審査請求 未請求 発明の数 1 (全4頁)

43発明の名称

G 06 J

ディジタル信号処理回路

②符 頤 昭62-126208

邦 年

29出 願 昭62(1987)5月22日

母発 眀 者 畔 願 ①出 松下電器産業株式会社 人

1/00

大阪府門真市大字門真1006番地 松下電器產業株式会社內

大阪府門真市大字門真1006番地

30代 理 弁理士 中尾 人 ム 男 外1名

### 1、発明の名称

ディジタル信号処理回路

# 2、特許請求の範囲

ディジタル信号処理回路の出力段において、第 1のディジタル信号と第2のディジタル信号を採 算し、との乗算結果をアナログ信号で出力する出 カ回路を有し、放出力回路が、前記第1のディジ タル信号をアナログ電流に変換するディジタル・ アナログ変換器と、跛アナログ電流を電流源とし た2のぺき乗の重み付けをされた複数のカレント ミラー回路とにより構成され、駄カレントミラー 回路の出力電流を、前記第2のディジタル信号の 各ピット信号によりそれぞれスイッチングする事 を特徴とするディジタル信号処理回路。

### 3、発明の詳細な説明

産業上の利用分野

本発明は、ディジタル信号処理回路に関するも のであり、特にディジタル信号処理回路の出力部 の乗算器とディジタル・アナログ変換器(以下

D/A変換器と記す)に関するものである。

従来の技術

近年のディジタル集積回路の発展により、音声 や映像個号などのアナログ信号をディジタル信号 に変換して処理するディジタル信号処理の技術が 急速に進歩し、広範囲に応用される様になった。

第2図は一般のディジタル信号処理回路の全体 構成図であり、アナログ入力信号1をアナログ・ ディジタル変換器(以下 A/D変換器と記す)2 によりディジタル信号に変換する。このディジタ ル信号が信号処理回路3で加算や乗算等の代数的 演算処理をうけ、その後D/▲変換器4によりア ナログ出力信号を存るものである。

との様なディジタル信号処理回路において、信 号処理回路3では所望の代数的演算を行なりが、 その最終段においては、出力信号量の変換すなわ ·ち適当な増幅を行なったのちにD/A変換する場 合が多い。との増幅処理は、通常ディジタル乗算 巻によって行なわれる。

第3図に従来のディジタル信号処理回路の一般

的な出力部の構成を示す。聚算器のに、ディジタル信号Xi、Yjが入力され、Xiの信号がYj倍されてディジタル出力が得られる。このディジタル出力をD/A 安挽器 4 により安挽して最終のアナログ出力信号Bが得られるものである。

発明が解決しようとする問題点

この様な従来の回路において、信号量の任意の 増幅には、ディジタル信号処理において簡便的に 良く用いられるシフト演算では対応できない為、 ディジタル乗算器が不可欠となっている。しかし ながら、ディジタル乗算器の回路規模は大きく、 その演算速度も高速化が望まれている。特に信号 のピット長が長い場合には、その問題が顕著に表 われるようになる。

本発明はかかる点に置みてなされたもので、簡 品な構成で、高速にディジタル信号の増幅をして アナログ変換を実現する出力段を有するディジタ ル信号処理回路を提供することを自的としている。 問題点を解決するための手段

本発明は上記問題点を解決するため、被乗数と

としている。

第1 図において、1 Oは D/A 変換器であり、ディジタル信号 X 1 をアナログ電流に変換するものである。またトランジスタ2 O ,2 1 は、D/A 変換器を電流源とする第1 のカレントミラー回路 1 1 を構成している。同様に、2 個のトランジスタ2 4~2 7 に重み付けされた第2 のカレントミラー回路 1 2 が構成され、4 個のトランジスタ2 4~2 7 により 4 倍に重み付けれ、8 個のトランジスタ2 8~3 5 により 8 倍に重みけれている。

すなわち、B/A 変換器の出力電流を A(Xi)とすると、カレントミラー回路 1 1 の出力電流は A(Xi),カレントミラー回路 1 2 の出力電流は 2・A(Xi),カレントミラー回路 1 3 の出力電流は 4・A(Xi),カレントミラー回路 1 4 の出力電流 は 8・A(Xi)が移られる。

次に、トランジスタ対、38と37,38と38。

なるディジタル信号 X1 をアナログ電流に変換し、 とのアナログ電流を電流 顔とし、2 のべき 果の重 み付けをしたカレントミラー回路群を設け、各カ レントミラー回路の出力電流を乗数 X1 の各ピッ ト信号によりそれぞれスイッチングし、その総和 を求める事により、ディジタル信号 X1 が X1 だけ 増幅され同時にアナログ信号に変換された出力を 得るものである。

#### 作用

本発明は上記した構成により、乗算器と D/A 変換器を一体化する事が可能となり、回路規模が 大幅に縮少でき、また演算速度が飛躍的に向上される。

#### 実施例

第1図は本発明のディジタル信号処理回路の一 実施例を示す回路図である。ここでは説明を容易 ・にする為、ディジタル信号 Xi, Yj をそれぞれ 4 ビットとして図示しており、 Xi, Yj は

> $Xi = X_3 \cdot 2^3 + X_2 \cdot 2^2 + X_1 \cdot 2 + X_0$  $Yj = Y_8 \cdot 2^3 + Y_2 \cdot 2^2 + Y_1 \cdot 2 + Y_3$

40と41,42と43はそれぞれスイッチング 回路15,16,17,18を構成しており、前 記カレントミラー回路11,12,13,14の 出力電流をそれぞれスイッチングする。またスイ ッチング回路の各出力端は互いに結線され、電流 加算が行なわれる。

ここで、スイッチング回路は基準電圧 Vs と、前記ディジタル信号 Tj の各ピット信号との電圧 比較によりスイッチングされるものであり、スイッチング回路 1 6 は To、スイッチング回路 1 7 は Tz、スイッチング 回路 1 8 は Ts により制御する事により最終アナログ出力電流 P は

 $P = \Theta \cdot \lambda (X1) \cdot Y_5 + 4 \cdot \lambda (X1) \cdot Y_2$ 

+ 2・A(X1)・Y1+A(X1)・Y0 として求まる。 すなわちディジタル信号 X1 がア ナログ信号 A(X1) に変換され、それが Y1 倍増 幅された信号が出力されるものである。

### 発明の効果

以上述べてきた様に、本発明によれば、きわめ

て簡単な構成で、ディジタル信号の増幅およびア ナログ変換が同時におこなえ、かつ非常に高速に 処理が可能である為実用的にきわめて有用である。

## 4、図面の簡単な説明


第1図は本発明の一実施例におけるディジタル 信号処理回路を示す回路図、第2図は一般のディ ジタル信号処理回路の全体構成図、第3図は従来 のディジタル信号処理回路の出力部一例の構成図 を示す。

10……D/A変換器、11~14……カレントミラー回路、15~18……スイッテング回路、 20~43……トランジスタ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


11~14 ー カレントミラー日本 15~18 ー スイッチング回路

第1図



1 - アナログ入力信子 5 - アナログ出力信子

# 第 2 図



#### 第 3 図

